Công nghệ mới này cải thiện đáng kể mật độ logic và hiệu năng của chip, hứa hẹn những nâng cấp vượt bậc cho các sản phẩm điện toán hiệu năng cao và trung tâm dữ liệu.

Quy trình 1.6nm được công bố dựa trên các bóng bán dẫn nanosheet toàn cổng, giống như các kiến ​​trúc N2, N2P và N2X sắp ra mắt dựa trên nút 2nm. Chỉ riêng quy trình mới đã cho phép tốc độ xung nhịp cao hơn 10% ở cùng mức điện áp và tiêu hao điện năng thấp hơn tới 20% ở cùng tần số và độ phức tạp. Tùy thuộc vào thiết kế chip, quy trình 1.6nm mới cũng có thể lắp thêm tới 10% bóng bán dẫn.

Ngoài ra, TSMC còn công bố việc triển khai công nghệ Hệ thống trên đế wafer (System-on-Wafer), tích hợp nhiều khuôn trên một đế wafer duy nhất để tăng sức mạnh tính toán đồng thời chiếm ít diện tích hơn. Sản phẩm SoW đầu tiên của TSMC, hiện đang được sản xuất, dựa trên công nghệ Integrated Fan-Out (InFO).

Nếu mọi thứ diễn ra đúng kế hoạch thì TSMC sẽ sản xuất chip 1.6nm mới vào cuối năm 2026 và những sản phẩm công nghệ đầu tiên sử dụng những SoC tiên tiến này sẽ đến tay người dùng vào năm 2027.

Source: GSM Arena